简体中文
简体中文
English
注册
登录
简体中文
简体中文
English
注册
登录
语言
简体中文
简体中文
English
注册
登录

模块的 I/O 口为什么要加上拉电阻?

更新时间2024-07-03 10:24:10
在模块无输出时保持该点高电平,避免有干扰信号误触发。

点击获取服务和帮助

帮助中心